用于移动平台的 65 纳米技术

英特尔的 65 纳米（纳米是十亿分之一米 (1-10) 的一部分）提供了比英特尔目前使用的更好的功耗和性能组合
其 90 纳米工艺为英特尔芯片设计人员提供了更多设计电路密度、性能和功耗的选择，以满足依赖电池的设备用户的需求。

 

“人们正在寻找能够最大限度延长电池寿命的移动平台，”英特尔移动平台事业部副总裁兼总经理 Mooly Eden 说。 “目前正在开发的技术有望开发此类工具。 我们将充分利用我们两个最先进的 65 纳米工艺来设计未来的移动平台。”

 

降低芯片功耗的关键问题之一是晶体管的开发，这是移动和电池供电设备的一个重要方面。 微型晶体管即使在关闭时也会耗电，给整个行业带来了不小的麻烦。

 

“每个芯片上的晶体管数量可能超过 65 亿，因此晶体管的发展如何对整个设备产生积极影响是可以理解的，”英特尔工艺架构和集成负责人 Mark Bohr 说。 “对采用英特尔 XNUMX 纳米技术制造的节能芯片进行的测试表明，晶体管的‘泄漏’大约比离开传统制造工艺的产品小一千倍。 这为基于此技术构建设备的用户节省了大量能源。

 

 

英特尔的 65 纳米制造技术包括多项重要的晶体管改进，可在提供行业领先性能的同时降低功耗。 晶体管修改已显着降低了漏电流量。 减少晶体管泄漏可归因于更低的功耗和更长的电池寿命。

 

 

英特尔的 65 纳米技术结合了更高功率、更低功率的晶体管、英特尔的偏置硅、高速铜基跳线和低 k 介电绝缘。 使用 65 纳米制造技术构建的处理器使英特尔能够将当今可以在单个芯片上构建的晶体管数量增加一倍（使用英特尔的 90 纳米技术）。

 

英特尔的 65 纳米处理器将采用 35 纳米栅极长度的晶体管，这将是量产中体积最小但功能最强大的 CMOS 晶体管。 相比之下，当今制造的最先进的晶体管采用 4 纳米英特尔® 奔腾® 50 处理器。 小而快的晶体管是非常快的处理器的主要构建块。 

 

英特尔将这种第二代高性能拉伸硅用于 65 纳米技术。 通过使用应力硅，电流以更高的速度流动，从而提高了晶体管的速度，并且制造成本仅增加了 XNUMX%。

 

有关英特尔技术的更多信息，请参阅 www.intel.com/technology 页。